Son illərdə kompüterlərin, rəqəmsal şəbəkələrin və televiziya texnologiyalarının sürətli inkişafı ilə insanların yüksək keyfiyyətli televiziya görüntülərinə olan tələbatı artmaqda davam etdi və ölkəmin radio və televiziya sənayesi sürətli inkişaf və sürətli inkişaf yolu keçdi. Dörd il əvvəl istifadəyə verilən rəqəmsal televiziya peyk yayımı indi kifayət qədər geniş miqyas almışdır. Rəqəmsal video qeyd, rəqəmsal xüsusi effektlər, xətti olmayan redaktə sistemləri, virtual studiyalar, rəqəmsal yayım vasitələri, şəbəkə sabit diskləri və robotik rəqəmsal səsləndirmə sistemləri ardıcıl olaraq CCTV və əyalət və bələdiyyə televiziya stansiyalarına daxil oldu. Standart yüksək dəqiqlikli rəqəmsal TV SDTV/HDTV, böyük bir milli elmi araşdırma sənayesi layihəsi olaraq siyahıya alındı və pilot yayım Mərkəzi Radio və Televiziya Qülləsində həyata keçirildi. Hazırda ölkəmin rəqəmsal televiziya proqramı istehsalı və rəqəmsal televiziya quru yayımı intensiv şəkildə təbliğ olunur və "On birinci Beşillik Planı" ölkəmin rəqəmsal televiziyasının ümumi dəyişikliyinə hazırlıq dövrü və keçidin vacib bir mərhələsi olacaq. analoqdan rəqəmsala qədər yayım və televiziya sistemi.
Bu dizayn bu tendensiyanın öhdəsindən gəlmək və çox kanallı ASI/SDI rəqəmsal video siqnal optik ötürücü avadanlıqlara olan böyük bazar tələbatını ödəmək üçün hazırlanmışdır. Optik bir lifdə iki ASI/SDI rəqəmsal video siqnalını eyni vaxtda ötürmək üçün vaxt bölmə multiplexing texnologiyasından istifadə edən bir optik ötürücü avadanlıqdır. Bu dizayn gələcəkdə daha yüksək sürətli asenkron rəqəmsal siqnal optik ötürücü avadanlıqların inkişafı üçün möhkəm bir təməl qoya bilər.
1. Sistemin tətbiq planı
ASI/SDI serial siqnalı bərabərləşdirmə dövrəsi ilə yenidən formalaşdırılır və bir sıra diferensial siqnallara çevrilir; sonra siqnaldakı saat, siqnalın növbəti deşifrində və sinxronizasiyasında istifadə etmək üçün saat bərpa dövrəsi vasitəsilə çıxarılır; deşifr etmə sxemindən keçdikdən sonra, seriyalı yüksək sürətli siqnal sonrakı elektrik çoxləmə prosesinə hazırlaşmaq üçün paralel aşağı sürətli siqnala çevrilir; nəhayət, asinxron siqnal FIFO sxeminin tənzimlənməsi ilə yerli elektrik çoxlama saatı ilə sinxronlaşdırılır və bununla da yerli elektrik multipleksləşdirilməsi həyata keçirilir; Daha sonra optik modulun elektrik/optik çevrilməsi ilə qəbuledici tərəfə ötürülür. Siqnal qəbul edildikdən sonra qəbuledici uc bütün ötürmə prosesini başa çatdırmaq üçün orijinal ASI/SDI serial siqnalını bərpa etmək üçün bir sıra tərs çevrilmə sxemlərindən keçir.
Bu dizaynda, ASI/SDI siqnallarının elektrik çoxlama texnologiyası bütün texniki əlaqənin açarıdır. Layihədə güc multipleksasiyası üçün tələb olunan ASI/SDI siqnal sürəti çox yüksək olduğu üçün standart sürət 270Mbit/s -ə çatır və homoloji bir siqnal çoxultma deyil, siqnalı birbaşa çoxaltmaq çətindir və qənaətcil deyil. əvvəlcə bərpa olunmalıdır. Hər bir siqnalın saatı yüksək sürətli serial siqnalını aşağı sürətli paralel siqnala çevirir və sonra yerli saatla sinxronizasiya əldə etmək üçün FIFO çip dövrəsi vasitəsilə hər siqnalın saat sürətini tənzimləyir və sonra iki elektrik siqnalını çoxaldır. proqramlaşdırıla bilən çip, və sonra zaman bölüşdürmə multipleks ötürülməsini həyata keçirir. Yalnız bu siqnal emal prosedurlarından sonra qəbuledici hissədə hamar bir demultipleksləmə prosesi həyata keçirilə bilər ki, bu da dizaynın əsas texniki nöqtəsidir.
Bundan əlavə, elektrik multipleksinin kilidlənməsi də bir problemdir. Siqnal kanalları nə qədər çox olsa, sürət nə qədər yüksəkdirsə, kilidlənmək bir o qədər çətindir və PCB lövhəsinin düzülüşü üçün texniki tələblər bir o qədər yüksəkdir. Bu problem, müxtəlif komponentlərin ağlabatan yerləşdirilməsi və qarışıqlığın elmi süzülməsi kimi müxtəlif müalicə üsulları ilə çox yaxşı həll edilə bilər.
2. Avadanlıq dövrəsi
Bu dizaynda əsas istifadə, National Semiconductor -un ən son güclü və sabit rəqəmsal video çipsetidir. Kod çözmə və serial/paralel dönüşüm çipi CLC011; kodlaşdırma və paralel/serial çevirmə çipi CLC020; saat bərpa çipi LMH0046; adaptiv kabel bərabərləşdirmə çipi CLC014; CPLD çipi LATTICE -dən LC4256V -dir; FIFO çipi IDT -dən IDT72V2105 -dir.
Dövrə emal prosesinin bərabərləşdirmə hissəsi Şəkil 2-də göstərilmişdir. Şəkil 2-dən görmək olar ki, ASI/SDI tək uçlu giriş siqnalı bərabərləşdirmə sxemindən keçdikdən sonra yenidən formalaşdırılır və bir sıra diferensial siqnallara çevrilir. sonrakı saat bərpa prosesinə hazırdır. Ekvalayzer dövrə keçdikdən sonra siqnal keyfiyyəti xeyli yaxşılaşır və Şəkil 3 -də göstərildiyi kimi giriş və çıxış siqnalının dalğa formaları müqayisə edilir.
Şəkil 2 Dövrə emal prosesinin balanslaşdırıcı hissəsi
Şəkil 3 Bərabərlik dövrəsinin dalğa formalı müqayisəsi
Dövrə emal prosesinin saat bərpası hissəsi Şəkil 4 -də göstərilmişdir. Şəkil 4 -dən görmək olar ki, çipin iş rejimi düzgün qurulub, saat bərpa çipinin istifadəsi üçün yerli olaraq 27M saat, balanslı yüksək -sürətli diferensial siqnal çipə daxil olur və çip işləndikdən sonra serial siqnalı bərpa olunur İçindəki saat siqnalı dövrənin aşağıdakı deşifrləmə hissəsi tərəfindən istifadə olunur. Eyni zamanda, çip yüksək dəqiqlikli siqnallar üçün saatın bərpasını da dəstəkləyə bilər.
Şəkil 4 Dövrə emal prosesinin Saat bərpa hissəsi
Dövrün bir hissəsinin deşifr edilməsi prosesi Şəkil 5-də göstərilmişdir. Şəkil 5-dən göründüyü kimi, saat bərpa çipinin əldə etdiyi serial saat və seriya məlumatları, şifrələnmə çipinə daxil edilir, serial/paralel çevrilmədən sonra 10 bit. paralel məlumatlar və 27M paralel saat aşağıdakı FIFO dövrəsi üçün saatı hazırlamaq üçün çıxışı istifadə edin. Hər bir iş rejimində siqnalların vaxt diaqramı Şəkil 6 -da göstərilmişdir.
Şəkil 5 Dövrə emal prosesinin kodunun açılması
Şəkil 6 Hər bir rejimin siqnal vaxtı diaqramı
Dövrə işləmə prosesinin FIFO hissəsi Şəkil 7 -də göstərilmişdir. Bunların arasında oxumaq saatı kodlaşdırma dövrəsi tərəfindən bərpa olunan 27M paralel saatı, yazma saatı isə yerli 27M saatını istifadə edir. FIFO-dan keçən 10 bitlik paralel siqnal, elektrik multipleksasiyası üçün CPLD-yə sonrakı girişə hazırlaşmaq üçün yerli saatla tənzimlənir. CPLD-nin elektrik multipleksləşdirmə proseduru aşağıdakı kimidir, bunlar arasında 2BP-S çoxlama proseduru, 2BS-P isə demultiplexing prosedurudur.
Şəkil 7 Dövrə emal prosesinin FIFO hissəsi
Memarlıq SCHEMATIC 2BP-S edir
SIGNAL gnd: std_logic: = '0';
SIGNAL vcc: std_logic: = '1';
Sinyal N_25: std_logic;
Sinyal N_12: std_logic;
Sinyal N_13: std_logic;
Sinyal N_15: std_logic;
Sinyal N_16: std_logic;
Sinyal N_17: std_logic;
Sinyal N_21: std_logic;
Sinyal N_22: std_logic;
Sinyal N_23: std_logic;
Sinyal N_24: std_logic;
Başlamaq
I30: G_D Liman xəritəsi (CLK => N_25, D => N_13, Q => N_22);
I29: G_D Liman xəritəsi (CLK => N_25, D => N_16, Q => N_23);
I34: G_OUTPUT Liman xəritəsi (I => N_22, O => Q0);
I33: G_OUTPUT Liman xəritəsi (I => N_23, O => Q1);
I2: G_INPUT Liman xəritəsi (I => CLK, O => N_25);
I7: G_INPUT Liman xəritəsi (I => A, O => N_12);
I8: G_INPUT Liman xəritəsi (I => LD, O => N_21);
I6: G_INPUT Liman xəritəsi (I => B, O => N_15);
I12: G_2OR Liman xəritəsi (A => N_17, B => N_24, Y => N_16);
I16: G_2AND1 Liman xəritəsi (AN => N_21, B => N_22, Y => N_24);
I21: G_2AND Liman xəritəsi (A => N_21, B => N_12, Y => N_13);
I20: G_2AND Liman xəritəsi (A => N_21, B => N_15, Y => N_17);
SCHEMATIC -i bitirin;
2BS-P Memarlıq Sxematikasıdır
SIGNAL gnd: std_logic: = '0';
SIGNAL vcc: std_logic: = '1';
Sinyal N_5: std_logic;
Sinyal N_1: std_logic;
Sinyal N_3: std_logic;
Sinyal N_4: std_logic;
Başlamaq
I8: G_OUTPUT Liman xəritəsi (I => N_4, O => Q0);
I1: G_OUTPUT Liman xəritəsi (I => N_5, O => Q1);
I2: G_INPUT Liman xəritəsi (I => CLK, O => N_3);
I3: G_INPUT Liman xəritəsi (I => SIN, O => N_1);
I7: G_D Liman xəritəsi (CLK => N_3, D => N_4, Q => N_5);
I4: G_D Liman xəritəsi (CLK => N_3, D => N_1, Q => N_4);
SCHEMATIC -i bitirin;
Dövrə emal prosesinin kodlaşdırma hissəsi Şəkil 8-də göstərilmişdir. Məlumat qəbul edildikdən sonra qəbul edən optik modul CPLD-nin demultiplexing proqramı vasitəsilə paralel məlumatları və sinxron saatı bərpa edir və sonra orijinal yüksək sürətli serial siqnalını kabel sürücüsü çipi tərəfindən idarə edildikdən sonra nəhayət ötürmə cihazı tərəfindən çıxarılan kodlaşdırma çipi dövrəsi. Bütün köçürmə prosesini tamamlayın. Bunların arasında kodlaşdırma dövrə hissəsinin siqnal ardıcıllığı Şəkil 9 -da göstərilmişdir.
Şəkil 8 Dövrə emal prosesinin kod hissəsi
Şəkil 9 Kodlaşdırma dövrəsinin siqnal vaxt diaqramı
3. yekun fikirlər
CPLD əsaslı asinxron ASI/SDI siqnal elektrik multipleksləşdirmə optik ötürücü qurğunun dizaynı, əvvəlki dalğa bölmə multipleksini əvəz edən iki siqnalın zaman bölmə çoxlu ötürülməsini həyata keçirə bilən ən son ASI/SDI siqnal elektrik multipleksləmə/demultiplexing texnologiyasından istifadə edir. -çox kanallı asenkron siqnal ötürmə rejimi istehsal xərclərini əhəmiyyətli dərəcədə qənaət edir və məhsulların bazar rəqabət qabiliyyətini daha da artırır.
Bizim digər məhsul:
